

152-00172-4 / str. 1

TECHNICKÝ POPIS
OSOBNÍHO MIKROPOČÍTAČE PC 16 NB

O b s a h :

1. Úvod	2
2. Konfigurace počítače	2
3. Některé zvyklosti při popisu funkce	3

1. Úvod.

Osobní mikropočítač PC16NB (dále jen počítač) je určen pro nejširší použití v oblasti malé výpočetní techniky. Jeho pomocí je možné automatizovat zpracování textových dokumentů, plánovací a řídící agendu, nebo tvořit programové produkty pro celou řadu počítačů kompatibilních s počítači řady IBM PC. Pomocí těchto počítačů lze vytvářet lokální počítačové sítě, ve kterých mohou v odpovídající konfiguraci zastávat funkci pracovní stanice (workstation), nebo funkci řídícího počítače.

Počítačové sítě výrazně snižují náklady na pořízení příslušného počtu počítačů stejné výkonnosti na minimum. U počítače PC16NB je tato skutečnost ještě výraznější, neboť se jedná o počítač, při jehož konstrukci bylo zvoleno řešení, které umožňuje (v případě počítače pracujícího jako pracovní stanice v lokální síti) dosáhnout ještě menšího rozsahu elektroniky, než je to u počítačů stejné třídy běžné.

Lokální sítě je výhodné budovat všude tam, kde je potřeba větší počet počítačů. To je např. ve školství (pro výuku programování i pro počítačovou podporu výuky jiných předmětů), ve skladovém hospodářství, v zásobování, v technickém rozvoji, v řízení organizací i technologických procesů.

Z hlediska ceny a z hlediska možných aplikací se počítač PC16NB nachází na spodním okraji velké rodiny mikropočítačů typu IBM PC XT. Při jeho konstrukci se vycházelo z možností naší elektroniky a bylo využito zahraničních zkušeností. Výsledkem je počítač programově slučitelný s počítači typu IBM PC-XT, jehož schopnosti odpovídají schopnostem počítačů této třídy. Zapojení sběrnice i rozměry adaptérů počítače PC16NB jsou shodné s parametry originálních adaptérů určených pro počítače typu IBM PC-XT, takže je možné jej (podle náročnosti aplikace) doplňovat i originálními adaptéry. Vzhledem k úspornému řešení elektroniky, nelze do počítače instalovat aritmetický koprocesor.

Mechanická konstrukce počítače je provedena odlišně od obvyklých řešení stávajících počítačů:

- vnější krytování z ocelového plechu, které je tvořené základnou, krytem zadním a čelem, je samonosným celkem, který nahrazuje klasický pevný rám, nebo šasi. Spolu s odklápacím vrchním krytem (umožňujícím snadný přístup k vnitřním částem počítače) zajišťuje dostatečnou mechanickou odolnost a dobré odrušení.
- vnitřní části počítače jsou upevněny víceúčelovými výlisky - spojníky, které nahrazují obvyklé soustružené sloupky se závity a klasický spojovací materiál. Výhodou je snadná montáž i demontáž. Spojníky jsou zvenku nedemontovatelné.

2. Konfigurace počítače.

Nejmenší konfigurace počítače vyráběná v ZPA Nový Bor (č.v. 152-90001-0), je vybavena pouze:

- základní deskou WS16 (název byl odvozen od "Workstation") s pamětí RAM 640 KByte.
- adaptérem HGA pro zobrazení na monochromatickém displeji typu HERCULES.
- adaptérem REF zajišťujícím obnovování obsahu dynamických pamětí RAM

Toto provedení počítače je určeno pouze pro práci v lokální počítačové síti jako pracovní stanice, a proto musí být vždy doplněno příslušným adaptérem pro připojení do sítě (např. adaptér ZNET č.v. 152-90010-0).

Standartní konfigurace počítače (č.v. 152-90002-0) je vybavena:

- základní deskou WS16 (název byl odvozen od "Workstation") s pamětí RAM 640 KByte.
- adaptérem HGA pro zobrazení na monochromatickém displeji typu HERCULES.
- adaptérem DMA zajišťujícím možnost přímého přístupu do paměti, připojení pružných disků a připojení tiskárny s rozhraním typu CENTRONICS
- kabelem pro připojení dvou mechanik pružných disků
- mechanikou pružného disku 5 1/4" s kapacitou 360 KByte.

Toto provedení je určeno pro samostatnou práci nebo pro použití jako pracovní stanice lokální sítě. Po doplnění druhou mechanikou pružného disku nebo pevným diskem typu WINCHESTER může pracovat i jako řídící počítač lokální sítě. Při práci v síti musí být doplněn vhodným adaptérem (např. adaptér ZNET č.v. 152-90010-0).

3. Některé zvyklosti při popisu funkce.

Pro zjednodušení popisu jsou zavedeny konvence, které budou dále používány ve všech sestavných dokumentech technického popisu. Také některé základní pojmy nebudou znovu vysvětlovány:

- zápis "signál vede z I034/5 na I034/11" znamená, že signál vede z výstupu č. 5 integrovaného obvodu číslo 34 na vstup číslo 11 integrovaného obvodu číslo 34.
- úroveň napětí logických signálů větší než 2,4V představuje hodnotu dále označovanou jen jako "jednička" a úroveň napětí menší než 0,4V představuje hodnotu dále označovanou jen jako "nula".
- negativní signály (v logice označované pruhem nad názvem) jsou signály, jejichž významnou (funkční) úrovni je nula. Tyto signály budou označovány v textu hvězdičkou za názvem.
- pozitivní signály jsou signály, jejichž významnou (funkční) úrovni je jednička.
- pro jednoznačnost dalšího popisu bude z označení integrovaných obvodů uváděna jen podstatná část označení (v nejrozšířenější formě podle fy Texas Instruments), takže například místo MH74ALS00 budeme psát ALS00. Díky různému značení součástek jednotlivými výrobci může být označení skutečně použitých obvodů v počítači zcela odlišné.
- třístavový výstup logických obvodů je výstup, u kterého kromě jedničky a nuly existuje ještě jeden stav (tak zvaný "třetí"), kdy výstup je odpojen a má vysokou impedanci. Úroveň takového třístavového signálu je potom určena buď připojeným odporem na +5V, nebo dalším zdrojem signálu. Každý třístavový obvod má vstup (ENABLE, OUTPUT ENABLE, G a podobně), pomocí kterého se výstupy povolují z třetího stavu do aktivní úrovně.

152-00402-4 / str. 1

TECHNICKÝ POPIS

DESKY WS - 16

O b s a h :

1.	Úvod	3
2.	Rozdíly proti IBM PC	4
3.	Členění dokumentace desky WS-16	5
4.	Popis 152-00400-2 - rozložení součástek na desce	5
5.	Popis 152-00401-4 / list 1 - procesor	6
5.1.	Popis mikroprocesoru 8088	7
5.2.	Zapojení pomocných obvodů	9
5.3.	Zpracování signálů READY	9
5.4.	Zpracování signálu RESET	10
5.5.	Tvorba signálů MR*, MW*, IOR* a IOW*	10
5.6.	Oddělení datové sběrnice	11
5.7.	Zpracování adresových signálů	11
5.8.	Zpracování žádosti o přímý přístup do paměti	12
5.9.	Shrnutí popisu obvodů procesoru	12
6.	Popis 152-00401-4 / list 2 - porty	13
6.1.	Dekodér adresy portů	15
6.2.	Řadič přerušení	15
6.3.	Časovač 8253	16
6.4.	Obvod paralelních portů 8255A	17
6.5.	Rozhraní pro připojení klávesnice	18
6.6.	Zapojení konektoru X10	19
6.7.	Obvody zvukové signalizace	19
6.8.	Konfigurační přepínač	20
6.9.	Shrnutí popisu obvodů portů	20
7.	Popis 152-00401-4 / list 3 - řízení paměti	21
7.1.	Rozdělení paměťového prostoru	21
7.2.	Umístění paměti a její rozsah	22
7.3.	Dekodér adres paměti	22
7.4.	Rozlišení paměťových bloků	23
7.5.	Vnitřní organizace paměťových integrovaných obvodů	23
7.6.	Adresové přepínače	24
7.7.	Obnovování obsahu paměti (refresh)	24
7.8.	Časování signálů řízení paměti (RAS*, MUX, CAS*)	25
7.9.	Signál zápisu do paměti (WE*)	25
7.10.	Pamět EPROM	25
7.11.	Řízení datového oddělovače	26
7.12.	Shrnutí popisu obvodů řízení paměti	26
8.	Popis 152-00401-4 / list 4 - paměti RWM	27
9.	Popis 152-00401-4 / list 5 - konektory	27
9.1.	Zapojení konektorů X2 až X8	27
9.2.	Odlišnosti v zapojení konektoru X1	30
10.	Popis 152-00403-4 - konektory a přepínače.	30

1. Úvod.

Deska WS-16 je základní deskou osobního mikropočítače PC16NB. Počítač PC16NB (dále jen počítač) je programově sluci-telný s počítači typu IBM PC, a proto i princip výstavby jednotlivých konfigurací je stejný jako u typů IBM PC.

Na základní desce (na tak zvaném mainboardu) je umístněno vše, co v počítači musí být při jakékoliv konfiguraci. Všechna ostatní rozšiřování funkce a změny konfigurace počítače se provádějí pomocí rozšiřovacích desek, které se zašovají do osmi konektorů sběrnice na základní desce. Na desce WS-16 jsou jen takové obvody, které jsou nezbytné pro funkci počítače v minimální sestavě. Protože PC16NB je jednoduchý školní počítač, který bude v převážné míře pracovat bez pružných disků, zapojený do komunikační sítě, je na jeho základní desce WS-16 ještě o něco méně obvodů, než na základní desce počítačů typu IBM PC. Dalším důvodem minimalizace počtu obvodů byla snaha přizpůsobit se dostupnému sortimentu součástek a výrobitele printu a dosáhnout vyšší spolehlivosti.

Bloky elektronických obvodů na základní desce si podle funkce rozdělíme do několika skupin:

- mikroprocesor (zde šestnáctibitový, typu Intel 8088) a jeho spolupracující obvody (generátor hodin, obvody zpracování signálů READY a RESET, zesilovače adres, dat a řídících signálů).
- paměť RAM o kapacitě až 640 Kbyte
- paměť EPROM o kapacitě 8 Kbyte (obsahující základní program pro obsluhu přídavných zařízení, tak zvaný BIOS).
- řadič osmi úrovní přerušení (typ Intel 8259A), který zpracovává přerušení od obvodů základní desky (klávesnice a hodin reálného času) a šest žádostí o přerušení přicházejících z rozšiřovacích konektorů sběrnice.
- časovač (typ Intel 8253) mající tři kanály: První pro periodické obnovování obsahu dynamických pamětí RAM (tak zvanou refreš). Druhý pro generování periodického přerušení ve funkci hodin reálného času. Třetí pro generování akustického výstupu pomocí vestavěného reproduktoru.
- obvod paralelních portů (typ Intel 8255A), který má tři osmibitové porty: Jeden slouží pro spojení se sériovým rozhraním klávesnice. Druhý čte stav osminásobného konfiguračního přepínače umístněného na základní desce. Třetí pomáhá ovládat akustický výstup generovaný časovačem.
- konektory rozšiřovací sběrnice (osm), do kterých se zašovají rozšiřovací desky.

- sériové rozhraní klávesnice realizované pomocí jednoduchého sériově-paralelního převodníku (umožňující připojení klávesnice jen pětižilovým kabelem).
- stabilizátor napětí -5V (pro napájení rozšiřovacích desek).

2. Rozdíly proti IBM PC.

Sběrnice počítače PC16NB na desce WS-16 je plně slučitelná (zapojením i funkcí signálů) se sběrnicí IBM, a proto je v počítači PC16NB možno použít všechny desky určené pro počítače typu IBM PC-XT (řadiče disků Winchester, grafické adaptéry CGA a EGA ...). Jedinou odlišností je maximální povolený odběr z jednotlivých napájecích napětí napájecího zdroje.

I když je deska WS-16 navržena tak, aby počítač byl plně programově slučitelný s IBM PC, existují u této desky odlišnosti proti základní desce počítačů IBM PC-XT:

- na základní desce nejsou obvody přímého přístupu do paměti (obvody DMA přenosu). Tyto obvody jsou až na rozšiřovací desce s názvem DMA spolu s řadičem pružných disků a s rozhraním pro připojení tiskárny.
- obnovování obsahu dynamických pamětí se v nejjednodušší sestavě (bez desky DMA) neprovádí řadičem DMA typu Intel 8237A-5, ale pomocí speciální desky REF. Tato deska se zasunuje do pozice X1 rozšiřovací sběrnice místo desky DMA.
- pozice X1 je určena pro speciální desky počítače PC16NB. Jedná se o desky DMA, nebo REF.
- paměť RAM na základní desce nemá kontrolu parity.
- na základní desce není paměť EPROM s interpretem jazyka BASIC.
- mikroprocesor Intel 8088 na desce WS-16 pracuje v minimálním módu a počítač PC16NB není možno rozšířit o koprocessor Intel 8087.

3. Členění dokumentace desky WS-16.

Dokumentace desky WS-16 má tyto části:

- výkres 152-00400-2 s rozložením součástek na desce WS-16. Každý obvod je označen zkratkou IO a číslem. Konektory jsou značeny písmenem X a číslem. Opory a kondenzátory jsou pouze číslovány.
- výkres 152-00401-4 (pět listů) se schematem desky WS-16.
- výkres 152-00403-4 s popisem jednotlivých konektorů a přepínačů na desce. Tento výkres je jediný, který je pro uživatele PC16NB důležitý. Ostatní výkresy jsou určeny jen pro účely servisu a školení.

4. Popis 152-00400-2 - rozložení součástek na desce.

Správná orientace desky WS-16 je určena umístněním desky v počítači. Proto si tento list před prohlížením pootočíme o 90 stupňů vlevo, to znamená, že blok paměti RAM bude vlevo dole a krystal a konektor X10 vpravo nahore.

Vlevo nahore je osm konektorů rozšiřujících sběrnici počítače. První konektor vlevo označený X1 je určen výhradně pro zasunutí desky REF, nebo desky DMA. (Deska DMA rozšiřuje počítač o řadič pružných disků, obvody přímého přístupu do paměti a o rozhraní pro připojení tiskárny a deska REF se používá v počítačích s minimální konfigurací k obnovování obsahu paměti). Další konektory X2 až X8 jsou rovnocenné a plně slučitelné s konektory každého počítače typu PC-XT. Pouze špička B8 konektoru X8 (v počítačích PC-XT nevyužitá) slouží u WS16 pro diagnostiku a jsou na ní přivedeny externí hodiny přepínané přepínačem SW12 a SW11.

Vpravo nahore je konektor X10 pro připojení napájení z napájecího zdroje.

Vpravo nahore pod konektorem jsou obvody mikroprocesoru. Je zde také již jmenovaný přepínač SW11 a SW12, přepínající externí a interní hodiny mikroprocesoru.

Vlevo dole je pole pamětí RAM. Je zde celkem 32 pozic pro paměťové čipy (o osazení tohoto pole podle požadované kapacity si řekneme později).

Nad polem pamětí vlevo jsou obvody dekodéru adresy paměti. Je zde také přepínač SW9 a SW10, jehož nastavení závisí na osazení paměti RWM. Zajišťuje spolu s IO 02 správné dekódování adresy RWM.

Vedle obvodů dekodéru paměti je paměť EPROM typu 2764 (s programem BIOS) o kapacitě 8 Kbyte.

Uprostřed desky jsou dva velké obvody. Je to řadič přerušení typu 8259A IO11 a časovač typu 8253 IO10.

Pod nimi dole je obvod paralelních portů typu 8255A IO9 a pod ním osminásobný konfigurační přepínač.

Dole je konektor X9, přes který vedou signály z tlačítka RESET a signály na reproduktor a na konektor pro připojení klávesnice (na předním panelu počítače).

Vpravo dole jsou diskrétní součástky a tranzistor patřící do obvodu připojení klávesnice a ošetření signálu RESET.

Vpravo jsou obvody nižší integrace, které plní různé funkce okolo rozhraní klávesnice a řídících signálů mikroprocesoru.

5. Popis 152-00401-4 / list 1 - procesor.

Tento list obsahuje obvody mikroprocesoru Intel 8088. Mikroprocesor Intel 8088 je šestnáctibitový, to znamená, že zpracovává data o délce 16 bitů. Protože vývoj a aplikace nových obvodů je vždy boj o počet vývodů pouzdra (je ekonomické, aby pouzdro nemělo více než 40 vývodů), má každý mikroprocesor nějakou zvláštnost. U mikroprocesoru 8088 spočívá tato zvláštnost v tom, že má pouze osmibitovou datovou sběrnici (zatím co např. skoro stejný typ Intel 8086 má 16 bitovou datovou sběrnici). U většiny počítačů typu IBM PC je použit typ 8088 (přesto, že činnost počítače je proti 8086 o něco pomalejší), protože osmibitová datová sběrnice je úspornější. U většiny počítačů typu IBM PC je mikroprocesor 8088 použit v maximálním módu, takže k němu je možno připojit (prakticky paralelně spojenými vývody) koprocesor pro urychlení matematických operací typu Intel 8087. Použití 8088 v maximálním módu zvyšuje nároky na počet součástek, protože pak není možnost přímo zpracovávat signály HOLD a HLDA pro přechod do DMA stavu. Na desce WS-16 je 8088 v minimálním módu, čímž se šetří:

- nedostatkové obvody hodin a systémového řadiče 8284A a 8288.
- obvody pro řešení přechodu do DMA stavu.

5.1. Popis mikroprocesoru 8088

Mikroprocesor 8088 I030 je uprostřed nahore. Jak již bylo řečeno je ve 40 vývodovém pouzdře a má tyto vývody:

- č.1 GND Zem (viz také č.20).
- č.2-8 A8-A14 Adresové výstupy (nejsou multiplexovány a jsou platné po celou dobu cyklu sběrnice). Ostatní adresové výstupy viz. č.9-16 a 35-39.
- č.9-16 ADO-AD7 Multiplexované spodní signály adres a datové signály. Adresy platí na začátku cyklu v čase ALE a data potom. Ostatní adresové výstupy viz. č. 2-8 a č.35-39.
- č.17 NMI Žádost o nemaskovatelné přerušení. V počítači PC16NB není využita (obvykle se touto žádostí hlásí chyba parity paměti RAM a počítač PC16NB paritu paměti nemá). Vstup NMI je trvale uzemněn.
- č.18 INTR Vstup žádosti o přerušení z řadiče přerušení typu Intel 8259A.
- č.19 CLK Clock, neboli hodiny 8088 o frekvenci 4,77 MHz. Tato frekvence má podivnou nezaokrouhlenou hodnotu a ta vychází z toho, že u počítačů IBM PC je frekvence krystalového oscilátoru 14.3818 MHz a děleno třemi to je 4,77 MHz (tak dělí obvod 8284A) a děleno čtyřmi je to 3.58 MHz a to je frekvence potřebná pro barvu v TV normě NTSC, protože první počítače IBM PC umožňovaly připojení barevného TV přijímače. Proto je frekvence 4,77 MHz sice podivná ale dnes již standardní.
- č.20 GND Zem (viz. také č.1)
- č.21 RESET Signál nulování (resetování po zapnutí a nebo po zabloudění programu).
- č.30 HLDA Potvrzení, že mikroprocesor přijal žádost o DMA(zapůjčení sběrnice řadiči DMA).
- č.31 HOLD Vlastní žádost o zapůjčení sběrnice pro DMA přenos přicházející z řadiče DMA přenosů.
- č.33 MIN Minimální mód - je připojený na +5V což říká, že je zvolen minimální mód.
- č.23 TEST Testovací vstup pro spolupráci s koprosesorem. Je trvale na jedničce.

- č.24 INTA Potvrzení mikroprocesoru, že akceptoval žádost o přerušení a že chce přijmout takzvaný vektor přerušení (který mu řadič přerušení typu 8259A pošle po datové sběrnici).
- č.25 ALE Signál Address Latch Enable (signál pro zapamatování adresy, která je na výstupech ADO až AD7 a A16 až A19 jen po dobu tohoto signálu). (Důvodem multiplexování je malý počet vývodů pouzdra mikroprocesoru). Mikroprocesor vydá v první fázi cyklu adresu a signál ALE, adresa se zapamatuje do registrů (kterým říkáme LATCH - zámek, zamknout) a příslušné výstupy mikroprocesoru potom generují na stejných výstupech jiné signály, např. data. Tento signál tedy zahajuje každý cyklus sběrnice.
- č.26 DEN* Znamená Data Enable, neboli povolení otevření datových zesilovačů, které přijímají a zesilují data ze sběrnice. Tyto zesilovače jsou třistavové a tento signál určuje správný okamžik pro jejich povolení.
- č.27 DT/R* Signál směru přenosu dat. Zkratka znamená Data Transmit/Receive, kde Transmit znamená vysílat z mikroprocesoru ven a Receive znamená přijmout data do mikroprocesoru.
- č.28 IO/M* Signál má obě úrovně významné. Je-li v jedničce, pracuje se s porty (proto IO - Input, nebo Output) a je-li v nule, pracuje se s pamětí (proto M - Memory). Podle tohoto signálu se rozdělí RD* a WR* na čtení a zápis do paměti a na čtení a zápis do portů.
- č.29 WR* Signál Zápis (do paměti resp. do portu).
- č.32 RD* Signál Čtení (do paměti resp. do portu).
- č.34 SSO* Stavový výstup (použitelný jen pro diagnostiku ve spojení se signály IO/M* a DT/R*).
- č.35-38 A16-A19 Čtyři nejvyšší adresové výstupy z dvacetibitové adresy 8088. Platí jen v čase signálu ALE a potom jsou u 8088 pouze jako nevýznamné stavové signály. Ostatní adresové výstupy viz. č.2-16 a č.39.
- č.39 A15 Adresový výstup (není multiplexován a je platný po celou dobu cyklu sběrnice). Ostatní adresové výstupy viz. č. 2-16 a č.35-38.
- č.40 + 5V Napájení.

5.2. Zapojení pomocných obvodů

Každý mikroprocesor potřebuje hodinový signál, který mu slouží jako takt pro jednotlivé operace. Zdrojem této základní frekvence je krystalem řízený oscilátor (14,3181 MHz) realizovaný z hradel ALS04 I035, jejichž přenosové charakteristiky jsou linearizovány odpory R37 a R38. Zpětná vazba je zavedena kondenzátorem C1. Hradlo I035/2 již jenom tvaruje signál z oscilátoru.

Za oscilátorem je přepínač SW12. Je-li sepnut, je spojena špička B8 konektoru v pozici X8, což umožňuje dát do této pozice např. diagnostickou desku s vlastním generátorem hodin. Normálně je sepnut přepínač SW11 a frekvence jde z již popsaného krystalového oscilátoru. Z přepínače jde frekvence 14.3181 MHz na děličku třemi (tvořenou klopními obvody typu J-K ALS112) a na zesilovač I028/6 typu LS244 (zesiluje frekvenci 14.3181 MHz pro sběrnici, kde se signál nazývá OSC a je určen např. pro Desku CGA). Proto se nedoporučuje měnit za jakýmkoliv účelem frekvenci oscilátoru.

Protože mikroprocesor 8088 potřebuje střídu (poměr trvání jedničky a nuly) hodin 1:2, jde signál z přepínačů na klopné obvody I034/1 a I034/13, které tvoří děličku třemi. Z výstupu děličky jde signál o frekvenci 4,77 MHz jednak opět na obvod LS244 I028/8 (kde se zesiluje a jako zesílený je pod názvem CLK rozveden na sběrnici X1 až X8) a jednak na zesilovač LS125 I019/8, který zesiluje signál na hodiny pro mikroprocesor 8088. Úroveň hodin procesoru v jedničce je zvýšena pomocí odporu R36 1K. Z děličky třemi I034/7 je veden invertovaný hodinový signál na klopné obvody ALS74 I032, které vytvářejí synchronizovaný signál READY.

5.3. Zpracování signálů READY

Signál READY se používá u počítačů pro čekání na pomalejší přídavná zařízení, nebo paměti. Pokud do mikroprocesoru 8088 přichází na vstup I030/22 jednička, vykonávají se všechny operace čtení a zápisu tak rychle, jak to jen jde. Pokud je v určitém okamžiku signál READY na nule, zařadí mikroprocesor jeden, nebo více taktů čekání, čímž se prodlouží délka signálů RD* nebo WR*. Signál READY nesmí být v nule dlouho, protože u počítačů typu IBM PC se povoluje maximálně deset hodinových cyklů délky 210 ns (2,1 /usec).

Žádost o čekání může na desce WS16 přijít buď z hradla LS132 I022/11 na vstup klopného obvodu ALS74 I032/2, nebo z konektorů X1 až X8 z vývodu A10, kde se nachází signál RDY pro žádost o čekání z přídavných desek. Hradlo LS132 I022/11 tvoří součet signálů IOR* (čtení z portu) a IOW* (zápis do portu) a současné tyto signály invertuje. Při každém čtení nebo zápisu z portů přijde na vstup ALS74 I032/2 jednička. Tato jednička je synchronizována doběhovou hranou hodin procesoru v prvním klopém obvodu ALS74. Z jeho negativního výstupu je potom generován přímo signál READY procesoru 8088. O takt hodin později, se za-

píše jednička také do druhého klopného obvodu ALS74, a ten okamžitě vynuluje první. Při IOR* a IOW* je tedy na jeden takt hodin signál READY procesoru 8088 v nule. Je to proto, že normální šířka čtecího nebo zápisového signálu je 2×210 ns, a to je pro některé přídavné obvody málo. Proto se právě pomocí READY prodlužuje cyklus čtení a zápisu do portů o jeden takt na délku 630 ns.

Signál RDY (IO32/2) z přídavných desek se zpracovává stejnými klopnými obvody, ale trochu jinak. Tento signál, zakončený odporem R40, přímo nastavuje první klopný obvod do jedničky a druhý klopný obvod do nuly. Tím je po celou dobu trvání stavu NOTRDY na výstupu Q* ALS74 IO32/6 nula a procesor čeká. Po přechodu RDY do jedničky nepřejde signál READY procesoru do jedničky ihned, ale čeká na doběhovou hranu hodin procesoru. Pak teprve přejde druhý klopný obvod ALS74 do jedničky a vynuluje první. Obvod složený ze dvou klopných obvodů ALS74 IO32 tedy:

- prodlužuje čtení nebo zápis z portů o jeden takt hodin na 630 ns.
- synchronizuje koncovou hranu (přechod do jedničky) signálu RDY ze sběrnice X1 až X8.

5.4. Zpracování signálu RESET

Signál RESET mikroprocesoru 8088 může být generován dvěma způsoby:

- po zapnutí napájení (signál RESET je v nule po dobu nabíjení kondenzátoru C2 22M přes odpor R54 10K) zajišťuje dioda D1 rychlé vybití kondenzátoru C2 při vypnutí napájecího zdroje.
- tlačítkem RESET, z něhož vede signál RTL* přes konektoru X9. který desku WS-16 spojuje s předním panelem.

5.5. Tvorba signálů MR*, MW*, IOR* a IOW*

Obvod LS257 IO29 nahrazuje na desce WS-16 obvykle používaný řadič sběrnice Intel 8288. Ze signálů RD*, WR* a M/I0* vyrábí tento třistavový multiplexer čtyři potřebné signály pro řízení sběrnice. Multiplexer je třistavový a jeho výstupy přecházejí do třetího stavu při DMA, protože jsou povolovány signálem AEN v nule. Multiplexer přepíná signály ze dvou vstupů A a B na výstup Y. Přepínání je řízeno vstupem B/A*. Je-li na tomto vstupu nula, procházejí na výstupy Y vstupní signály připojené na vstupy A. Je-li na tomto vstupu jednička, procházejí na výstupy Y vstupní signály připojené na vstupy B. Jelikož přepínání je řízeno signálem IO/M*, odpovídají pamětovým řídícím signálům vstupy A a priferním (IO) vstupy B. Pak již stačí zavést na příslušnou čtvrtinu multiplexera (která generuje signál IOR*)

na vstup A jedničku (pomocí odporu na +5V) a na vstup B signál RD*. Pro paměťové operace bude na výstupu multiplexeru generována jednička ze vstupu A a pro periferní operace bude na výstup procházet přímo signál RD*. Lépe tuto funkci znázorní tabulka:

vstup A		vstup B		výstup	
signál	vývod	signál	vývod	signál	vývod
"1"	2	RD*	3	IOR*	4
"1"	5	WR*	6	IOW*	7
WR*	11	"1"	10	MW*	9
RD*	14	"1"	13	MR*	12

vstup G - povolení vstupu - je řízen AEN

5.6. Oddělení datové sběrnice

Obvod LS245 I025 je datový zesilovač. Jeho povolovací vstup G (I025/19, který řídí přechod výstupů do třetího stavu) je spojen se signálem DEN (Data Enable) procesoru 8088. Jeho vstup DIR (Direction - směr) je spojen s výstupem procesoru DT/R*. Při DIR na nule procházejí data ze sběrnice do procesoru a při DIR na jedničce procházejí data z procesoru na sběrnici. Datová sběrnice je tedy osmibitová - DO až D7 a obousměrná.

5.7. Zpracování adresových signálů

Popis adresové sběrnice (u 8088 je dvacetibitová) si rozdělíme na tři části. Každá ze tří skupin adresových bitů je generována trochu jiným způsobem.

První skupinu tvoří signály společné pro data a adresy s názvem A0 až AD7. Jak již bylo řečeno při popisu obvodu 8088, jsou v první části každého cyklu sběrnice na těchto signálech adresy a musí se signálem ALE zapamatovat. Pro zapamatování slouží registr (latch) LS373 I023. Jeho vstup G (vzorkovací vstup) je spojen s ALE. Registr zároveň zesílí spodní osm bitů adres (A0 až A7) pro sběrnici.

Druhou skupinu tvoří adresy A8 až A15, které jsou na výstupu 8088 platné po celou dobu cyklu a nejsou tedy multiplexovány. Tyto adresy stačí jen zesílit zesilovačem LS244 I024 a zesílené přivést na sběrnici.

Třetí skupinu tvoří nejvyšší čtyři adresové bity, které jsou multiplexovány ne s daty, ale s nepoužívanými stavovými signály. Proto se tyto bity (stejně jako spodních osm adres) musí opět zapamatovat registrum, vzorkovaným signálem ALE. Jako registr slouží polovina obvodu LS373 I031, jehož druhá polovina je nevyužita. Registr opět nejvyšší čtyři adresové bity A16 až A19 zesiluje pro sběrnici.

5.8. Zpracování žádosti o přímý přístup do paměti

Signál žádostí o DMA přichází z konektoru X1, z kontaktu B7 a nazývá se HOLD*. Signál HOLD* je invertován tvarovačem LS14 a jeho výstup I033/2 vede jako HOLD na mikroprocesor 8088. Mikroprocesor odpoví na žádost HOLD aktivací signálu HLDA. Tento signál z 8088 je zesílen zesilovačem LS244 I028/18 a je použit jednak pro odpojení zesilovačů adres I023, I024, I031 a zesilovače řídících signálů I029 při DMA, a jednak je sám znovu zesílen hradlem LS125 I019/11 a použit jako signál AEN na sběrnici. Přejde-li AEN do jedničky, znamená to, že pámem sběrnice není procesor, ale řadič DMA, nebo deska refreše REF.

Pro správné pochopení části s procesorem 8088 je důležité, vysvětlit si ještě chování obvodů při DMA přenosu, neboli při stavu HOLD procesoru. Jak již bylo řečeno je po přechodu do tohoto stavu generován jedničkový signál HLDA a ten se po zesílení nazývá AEN. Tímto signálem jsou do třetího stavu odpojeny všechny zesilovače adres I023, I024, I031 a zesilovač a dekodér signálů I029. Datový zesilovač I025 se odpojí automaticky tím, že signál DEN přejde do jedničky. Signály procesoru 8088, které mají na výstupech připojeny odpory 10K, přecházejí při HLDA také do třetího stavu a právě proto je na nich jedničková úroveň zajištěna odpory. Jsou to signály: DEN, DT/R*, RD*, WR* a IO/M*. Signály sběrnice také přejdou do třetího stavu a proto je zajištěna i jedničková úroveň na řídících signálech IOR*, IOW*, MR*, MW* a to odpory R41 až R42.

5.9. Shrnutí popisu obvodů procesoru

Tím by byl vyčerpán popis prvního listu schemat desky WS-16 a proto si základní funkce jednotlivých obvodů zopakujme:

- Klopné obvody LS74 synchronizují RDY a přidávají jeden čekací cykl do IO operací.
- Klopné obvody ALS112 tvoří děličku frekvence oscilátorů, která dělí 14.3181 MHz třemi na 4,77MHz pro procesor 8088.
- Signál RESET je generován od zapnutí napájení a nebo od stlačení tlačítka RESET na předním panelu počítače.
- Mikroprocesor 8088 je ve čtyřicetivývodovém pouzdru a má osm bitů dat, dvacet bitů adresy a řídící signály pro přerušení, signály DMA, RESET, READY, a signály pro řízení čtení a zápisu do přídavných zařízení a paměti.
- Jako zesilovač a dekodér řídících signálů pro čtení a zápis slouží multilplexer LS257.
- Zesilovač LS244 I028 zesiluje pro sběrnici tyto signály: OCS, CLK, ALE a pro vnitřní použití signál AEN (Pro sběrnici zesiluje signál AEN ještě jednou zesilovač LS12).

- Datový zesilovač LS245 posiluje datovou sběrnici.
- Adresy A0 až A7 a A16 až A19 jsou zapamatovávány pomocí registrů v okamžiku signálu ALE.
- Adresy A8 až A15 platí po celou dobu cyklu a jsou jen zesíleny obvodem LS244.
- Na schématu je velké množství odporů, které převážně zajišťují jedničku na třístavových výstupech obvodů při přechodu do stavu HOLD neboli při DMA.

6. Popis 152-00401-4 / list 2 - porty.

Porty nazýváme tu část počítače, která je ovládána jako přídavné zařízení pomocí signálů IOR* a IOW*. Na tomto listu se nachází dekodér adresy portů, řadič přerušení 8259A, obvod paralelních portů 8255A, časovač 8253, rozhraní pro klávesnici, obvody zesilovače akustického výstupu na reproduktor a osminásobný konfigurační přepínač.

Protože počítač PC16NB je plně slučitelný s počítači IBM PC, bylo nutné přesně dodržet adresy přídavných zařízení - portů a přesně dodržet i významy jednotlivých bitů portů, použití jednotlivých čítačů časovače i úrovní přerušení řadiče přerušení. Proto si nejprve řekneme, na kterých adresách se nacházejí u počítačů typu IBM PC porty na systémové desce. Nejprve dodejme, že se u IBM PC používá pouze deset bitů adresy (i když je u procesoru 8088 adresa portů šestnáctibitová), a to A0 až A9. Tak je počet portů omezen na teoretickou hodnotu 1024.

Tabulka přidělených adres:

zařízení	obvod	adresy HEX
řadič DMA	8237A-5	000 - 01F
přerušení	8259A	020 - 03F
časovač	8253	040 - 05F
par. porty	8255A	060 - 07F
DMA reg.	74LS670	080 - 09F
NMI reg.	74LS74	0A0 - 0BF

Skutečné adresy portů, používané v programech ovšem nezahrnují celou oblast uvedenou pro každý port v předešlé tabulce. Využívané adresy jsou pak tyto:

Tabulka využívaných adres

Obvod	adresy
000 - 00F	DMA 8237A-5
020 - 021	přerušení 8259A
040 - 043	časovač 8253
060 - 063	par. porty 8255A
080 - 083	DMA registr LS670
0A0	NMI registr (není u PC16NB)

V celém systému počítačů typu IBM se ještě používají některé adresy, které si zde můžeme vyjmenovat:

Tabulka I/O adres adaptérů

adresy	zařízení
3F8 - 3FF	COM1 asynchronní adapter
2F8 - 2FF	COM2 asynchronní adapter
3E8 - 3EF	COM3 asynchronní adapter
2E8 - 2EF	COM4 asynchronní adapter
1F0 - 1F3	Winchester disk
200 - 207	Game - rozhraní pro knipl
278 - 27F	LPT2 tiskárna
378 - 37F	LPT1 tiskárna
3BC - 3BE	LPT tiskárna
300 - 307	prototypová deska IBM
380 - 38F	SDLC/BSC2
3B0 - 3BB	deska monochromat. displeje
3BF	konfigurace na desce Hekules
3CE - 3CF	EGA
3D0 - 3DA	CGA
3F0 - 3F7	pružný disk
a další adr.	

Jak již bylo řečeno, v počítači PC16NB nejsou na systémové desce obvody DMA, to znamená obvod 8237A-5 a DMA registr LS670. Přesto se na desce WS-16 dekóduje adresa těchto portů, aby nemusel být na desce DMA další dekodér. NMI registr u PC16NB chybí, protože NMI přerušení je od parity pamětí RAM a parita RAM se u PC16NB nepoužívá.

6.1. Dekodér adresy portů

Dekodér adresy, obvod LS138 I06 je na schématu vlevo dole. Aby bylo jednodušší dekódování adres, zvolili u IBM takové pravidlo, že pro porty na systémové desce bude vyhraženo 256 adres. Jde o adresy, které mají bity A8 a A9 v nule. Proto do povolenacích vstupů dekodéru I006/4 a 5, kde musí být pro povolení výstupů dekodéru nuly, jsou zavedeny adresy A8 a A9. Do dalšího povolenacího vstupu I06/6, kde musí být pro povolení aktivace výstupů jednička, je zaveden invertovaný signál AEN, takže dekodér je povolen jen když není DMA. Zákaz všech dekodérů portů při DMA, je nutné dodržet v celém systému počítačů IBM PC, protože při DMA jde po adresových sběrnicích libovolná adresa a současně jsou generovány nejen řídící signály pro čtení a zápis do paměti ale i do portů. Výběr jednotlivých portů podle tabulky z odstavce 7.2 je pak proveden adresami A5, A6 a A7 zavedenými do vstupů A, B a C dekodéru LS138. Jednotlivé výstupy dekodéru pak vybírají příslušné obvody na desce WS-16 nebo na desce DMA (viz. následující tabulka:).

A7	A6	A5	výběr obvodu	signál
0	0	0	8237A-5	CS37* (na DMA)
0	0	1	8259A	CS*8259A I011/1
0	1	0	8253	CS*8253 I010/21
0	1	1	8255A	CS*8255A I009/6
1	0	0	LS670	CS670* (na DMA)

Ostatí tři výstupy dekodéru jsou nepoužity. Hradlo LS11 (třívstupové hradlo NAND) generuje negativní signál P* (Periferie) kdykoliv je vybrán jeden z obvodů 8259A, 8253 nebo 8255A. Proto jsou do něho přivedeny výstupy Y1, Y2 a Y3 dekodéru LS138 I006. Signál P* potom pomáhá otevírat datové zesilovače na desce WS-16. Uvedeným zapojením dekodéru adres je splněna podmínka slučitelnosti adres portů na systémové desce WS-16.

6.2. Řadič přerušení

Vlevo je řadič přerušení, obvod Intel 8259A I011. Má osm přerušovacích vstupů označených IR0 až IR7. Na sběrnici vede pouze šest vstupů IR2 až IR7. Vstup IR0 (nejvyšší úroveň přerušení) je řízen z výstupu časovače (kanál nula) a tvorí základ hodin reálného času počítače. Na vstup IR1 (druhá nejvyšší úroveň přerušení) je připojen signál z rozhraní klávesnice, který zajišťuje přerušení při příjmu znaku z klávesnice. Výstup INT obvodu 8259A I011/17 vede do procesoru a signál se nazývá INTR* (Interrupt - přerušení). Signál INTA* (Interrupt Acknowledge), je signálem potvrzení žádosti o přerušení a pomáhá otevírat datový zesilovač při přenosu vektoru přerušení z obvodu 8259A do procesoru 8088. Řadič přerušení je se sběrnicí spojen ještě signály IOR*, IOW* a nejnižším adresovým bitem A0.

6.3. Časovač 8253

Časovač, obvod 8253 I010, je na schematu uprostřed. Má tři kanály číslované 0,1 a 2. Všechny jeho hodinové vstupy CLK0, CLK1 a CLK2 jsou připojeny na stejné hodiny, které přicházejí z děliče hodin LS93 I027. Tento dělič dělí čtyřmi hodiny procesoru o frekvenci 4,77MHz. Vzniklá frekvence 1.193182 MHz představuje časové dělení pro časovač s intervalom 838 ns. Každý časovač má dále hradlovací vstup Gn a výstup OUTn. U jednotlivých časovačů jsou zapojeny takto:

Kanál 0	GATE 0	na jedničce
	OUT 0	IRO řadiče přerušení 8259A
Kanál 1	GATE 1	na jedničce
	OUT 1	požadavek na refresher na I021/3
Kanál 2	GATE 2	ovládáno portem PBO na adr. 61 HEX
	OUT 2	generuje signál pro repro. a je čteno portem PC5 na adrese 62 HEX

Kanál 0 je použit jako systémový časovač. Výstup tohoto kanálu je připojen na nejvyšší úroveň IRO řadiče přerušení. Tento kanál je nastaven programem BIOS (Basic Input/Output System) tak, aby generoval přerušení každých 54,925 msec neboli 18,2 krát za vteřinu. Toto přerušení je používáno na hodiny reálného času a na další řízení IO operací (například na vypínání motorů pružných disků po určité době).

Kanál 1 je použit pro periodickou žádost o DMA přenos na kanálu 0 obvodu DMA řadiče 8237A-5. Je naprogramován tak aby DMA řadič provedl jedno čtení z postupně rostoucích adres po každých 72 cyklech procesoru, neboli každých 15,2 mikrosek. Celkový čas, o který je práce procesoru zdržena prováděním DMA refreshera, představuje 5,6 procent celkového času práce procesoru. Výstup tohoto kanálu nastavuje do jedničky klopny obvod ALS74 I021/5 a tím je zaslána žádost DRQ0 do první pozice sběrnice X1, kde je zasunuta buď deska DMA s obvodem 8237A-5 nebo deska refreshera REF. Po provedení jednoho DMA čtení, přijde z desky DMA nebo REF odpověď signalizující provedení tohoto čtení (signál DACK0) a tím se vynuluje klopny obvod I021/5.

Kanál 2 je použit pro zvukový výstup. V počítači je vestavěn malý reproduktor a zvukem se předávají obsluze různá upozornění. Funkce čítače kanálu 2 je hradlována pomocí hradlovacího vstupu G2 I010/16, který je připojen na bit PBO výstupního portu B obvodu 8255A. Výstup časovače nevede přímo na zesilovač pro reproduktor. Signál z výstupu OUT2 je ještě hradlován výstupem PB1 portu B obvodu 8255A pomocí hradla NAND. Stav výstupu OUT 2 je také možno přečíst na vstupu PC5 výstupního portu C obvodu 8255A.

6.4. Obvod paralelních portů 8255A

Nahoře je obvod paralelních portů typ 8255A. Podívejme se nejprve na jeho tři osmibitové porty označené A, B a C:

Port A, vstupní, přijímá na vstupech PA0 až PA7 data zeserioparalelního převodníku rozhraní pro klávesnici.

Port B, výstupní, obsahuje tyto signály:

PB0 hradluje vstup G2 časovače 2

PB1 hradluje výstup časovače 2 před vstupem do zesilovače reproduktoru

PB2 nepoužívá se, ale u počítačů typu Turbo přepíná frekvence hodin procesoru, například 4,77 MHz a 8 MHz

PB3 určuje, která část konfiguračních přepínačů se bude číst. Konfigurační přepínač se čte po čtyřech bitech. Je-li PB3 nula, čte se spodní čtveřice přepínačů.

PB4 povoluje kontrolu parity RAM - u PC16NB nepoužito

PB5 povoluje kontrolu parity RAM připojených přes sběrnici (na rozšiřovacích deskách) - u PC16NB nepoužito

PB6 umožňuje uzemnit přes hradlo s otevřeným kolektorem I020 7407 hodiny z klávesnice

PB7 nuluje posuvný registr klávesnice a nebo povoluje příjem z klávesnice

Port C, vstupní, obsahuje tyto signály:

PC0 čte spínač SW1 nebo SW5 konfig.přepínače

PC1 čte spínač SW2 nebo SW6

PC2 čte spínač SW3 nebo SW7

PC3 čte spínač SW4 nebo SW7 (spínače se čtou podle PB3 po čtyřech)

PC4 čte data do reproduktoru (obvykle se ale nepoužívá)

PC5 čte stav OUT2 časovače

PC6 čte chybu parity RAM na rozšiřovacích deskách; u PC16NB nepoužito.

PC7 čte chybu parity RAM na základní desce - u PC16NB se nepoužívá

6.4.1. Využití portu A obvodu 8254 pro testování

Připomeňme ještě ne zcela známou věc, že port PA0 až PA7 se za přispění programu BIOS používá v průběhu počáteční diagnos-tiky počítače i trochu jinak než pro čtení dat z klávesnice. Program testuje po zapnutí funkci jednotlivých obvodů základní desky a přitom si přepne port A jako výstupní a indikuje na něm kam testovací program došel. V listingu programu BIOS jsou tyto hraniční body testu označeny jako "checkpoint" a do obvodu 8255A na port A se uloží číslo napsané v listingu. To umožňuje nalézt chyby ve vadném počítači, který není schopen komunikovat přes obrazovku.

6.5. Rozhraní pro připojení klávesnice

Vpravo nahoře je rozhraní klávesnice. Klávesnice komunikuje s počítačem seriově. Rozhraní, sestávající z posuvného registru LS299 I012, klopného obvodu ALS74 I021, registru LS175 I026 a z hradla s otevřeným kolektorem 7407 I014, tvoří převodník ze seriového kódu klávesnice na paralelní kód pro port PA obvodu 8255A. Klávesnice je k počítači připojena pětižilovým kabelem přes konektor DIN, což je běžný pětikolíkový konektor používaný například u magnetofonů. Na počítači je zásuvka a na kabelu klávesnice je vidlice. Zapojení konektoru je uvedeno v následující tabulce:

č. vývodu	signál	Funkce
1.	KCK	Hodiny z klávesnice
2.	KDT	Data z klávesnice
3.	KRS*	Nulování klávesnice od počítače (nevyužívá se)
4.	GND	Zem napájení
5.	+5V	Napájení klávesnice

Rozhraní klávesnice je inicializováno tím, že bit PB7 obvodu 8255A přejde do jedničky a pak do nuly. Jedničkou se přes inver-tor I014/8 vynuluje posuvný registr LS299 a klopný obvod pře-rušení z klávesnice ALS74. Vrácením PB7 do nuly se nulování zruší a pomocí vstupů G1 a G2 posuvného registru se otevřou jeho třístavové výstupy směrem do portu PA0 až PA7. Klávesnice se inicializuje tím, že se uzemní na dobu asi 20 ms hodiny klávesnice, nazvané KCK (pomocí portu PB6 přes hradlo 7407 I020/8). Mikroprocesor 8048 v klávesnici začne provádět inicializační program. Potom pošle klávesnice směrem do počítače kód AA HEX. Každý kód z klávesnice začíná jedničkovým start bitem. Přenos není standardní a nemá nic společného s přenosem V24 nebo RS232C. Hrany hodin z klávesnice (KCK) jsou zpožděny o dva takty hodin registrum I026/3 než dorazí na hodinový vstup posuvného registru LS299. Tím je zajištěn přesah dat před hodinami. Potom se posunuje jedničkový start bit předem vynulovaným re-

gistrem. Až tato jednička dorazí do klopného obvodu ALS74 a dosťane se na jeho výstup I021/9, způsobí přerušení na úrovni IR1 řadiče přerušení 8259A. Současně výstup Q* tohoto klopného obvodu uzemní přes hradlo I020/6 data z klávesnice do nuly. Jestliže by se objevily z klávesnice další hodiny, naplnil by se posuvný registr samými nulami, a přečetly by se do portu PA samé nuly.

Po přerušení si procesor přečte kód z klávesnice; i v tomto případě přečte kód AA HEX. Potom musí procesor opět pomocí nastavení bitu portu PB7 vynulovat posuvný registr a přerušovací klopný obvod. Po vynulování nastaví procesor PB7 do nuly a rozhraní klávesnice je připraveno k příjmu dalšího kódu. Zde je nutné připomenout, že klávesnice typu IBM PC nevysílá skutečné znaky, jak jsme zvyklí u běžných klávesnic, ale tak zvané "scan" kódy, což je číslo udávající prostě pozici tlačítka na klávesnici, neboli pořadové číslo tlačítka. Další rozdíl je v tom, že zatímco běžné klávesnice vyšlou znak do počítače jen při stlačení tlačítka, u klávesnic IBM PC se vyšle sedmibitový scan kód s osmým bitem nula při stlačení tlačítka a ten samý sedmibitový scan kód s osmým bitem jedničkovým při uvolnění téhož tlačítka. Klávesnice typu IBM PC mají elektroniku založenou na mikroprocesoru 8048, nebo jiném jednočipovém mikroprocesoru. Proto jsou tyto klávesnice jak říkáme intelligentní a mají v sobě zabudované opakování znaku při delším držení tlačítka, paměť na několik kódů pro případ kdy počítač nestihá přebírat, automatickou diagnostiku elektroniky klávesnice vyvolávanou již uvedeným uzemněním hodin klávesnice na dobu větší než 20ms, potvrzení správného průběhu testu již uvedeným kódem AA HEX a další služby. Je nutné také připomenout, že klávesnice pro počítače PC-XT a PC-AT se liší a nelze je zaměňovat. Většina klávesnic má však přepínač s označením AT/XT a pak je to klávesnice, která se "umí" domluvit s oběma typy počítačů.

6.6. Zapojení konektoru X10

Signály z klávesnice vedou z desky WS-16 přes konektor X10 společně se signály pro reproduktor a tlačítko Reset. Teprve ve vnitřní výstavbě sříně počítače PC16NB jsou přivedeny na pětikolíkovou zásuvku DIN. Signály jsou ošetřeny odpory na +5V R49 až R51 a jsou blokovány kondenzátory C3 až C5 pro omezení pronikání rušení ven z počítače. Signál resetu - KRS* se u klávesnic IBM PC již nepoužívá a je zde jen pro úplnost, protože v prvních typech IBM PC byl použit. Při spojení s klávesnicemi CONSUL 262.9 a CONSUL 262.12 ze Zbrojovky Brno, se resetu nevyužívá.

6.7. Obvody zvukové signalizace

Vpravo jsou obvody s tranzistorem T1, které tvoří zesilovač pro reproduktor s impedancí minimálně 8 ohm. Signál pro reproduktor je tvořen logickým součinem výstupu OUT2 časovače a výstupního bitu portu PB1. Tím je umožněno naprogramovat do časo-

vače potřebnou frekvenci a tu modulovat "daty" z portu PB1. Výstup časovače i výstup součinového hradla I022/6 je možno číst zpět pomocí bitů PC5 a PC4 portu. Zvukový výstup se používá jak v základní diagnostice počítače PC16NB, která probíhá automaticky po každém zapnutí počítače, tak ve většině programů pro upozornění obsluhy.

6.8. Konfigurační přepínač

Poslední částí tohoto listu je zapojení konfiguračních přepínačů. Jak již bylo řečeno, je jich osm a čtou se do paralelních portů nadvakrát. Proto jsou jednotlivé spínače připojeny na multiplexer LS257 I08 a pomocí vstupu A*/B spojeného s bitem PB3 portu se vybírá čtverice přepínačů, která se bude číst do vstupních bitů portu PC0 až PC3. Jedničková úroveň na datových vstupech multiplexera je zajištěna při rozpojených spínačích odpory R1 až R8. Význam jednotlivých přepínačů je uveden na popisovaném listu v tabulce, a bude ještě upřesněn později.

6.9. Shrnutí popisu obvodů portů

Tím byl vyčerpán popis druhého listu schematu desky WS-16 a proto si základní funkce jednotlivých obvodů zopakujeme:

- Dekodér LS138 dekóduje z adres A6 až A9 adresy použitých portů. Pro porty na základní desce je vyhrazeno prvních 256 adres z 1024 možných.
- řadič přerušení 8259A zpracovává 8 úrovní přerušení, z nichž dvě nejvyšší jsou použity přímo na systémové desce a ostatních šest je pro rozšiřovací desky.
- obvod paralelních portů 8255A má tři osmibitové porty. Vstupní port A čte kódy z rozhraní klávesnice. Výstupní port B ovládá bitové čtení přepínačů, rozhraní klávesnice a zvukový výstup. Vstupní port C čte nadvakrát konfigurační přepínače a čte stav signálů pro zvukový výstup.
- časovač 8253 má tři kanály. Kanál 0 generuje přerušení na úrovni 0 pro vnitřní čas počítače. Kanál 1 žádá každých 15 mikrosekc. o DMA pro refreš dynamických pamětí RAM. Kanál 2 generuje zvukový výstup přes zesilovač reproduktoru.
- rozhraní klávesnice (tvořené seriově paralelním převodníkem s posuvným registrem LS299) přijímá kódy z klávesnice, generuje přerušení na úrovni 1 po příjmu znaku a ovládá data a hodiny klávesnice.
- osminásobný přepínač SW1 až SW8 určuje základní vybavení počítače. Čte se do portu C, a to nadvakrát.

 7. Popis 152-00401-4 / list 3 - řízení paměti.

Počítač PC16NB má na základní desce paměť EPROM i paměť RAM. Adresový prostor počítače má díky 16 bitovému mikroprocesoru Intel 8088 kapacitu 1Mbyte. Je to dáno dvacetibitovou adresovou sběrnici (A0 až A19), kterou tento mikroprocesor řídí. Intel 8088 má i další přednost proti osmibitovým typům 8080A a Z80. Po začátku, to znamená po Resetu, začíná Intel 8088 číst první instrukci z konce adresového prostoru, a ne od nulové adresy, jako tomu bylo u osmibitových procesorů. Tím je umožněno aby paměť RAM byla trvale od nuly a paměť EPROM s tak zvaným Boot programem (zaváděcím) může být zase trvale na konci adresového prostoru. Nemusí se tedy již provádět mapování a nebo stínování paměti EPROM s programem Boot jako u diskových počítačů s operačním systémem CP/M.

Každá adresa paměti je vyjádřena u 8088 pěti HEX číslicemi: 0,1...8,9,A,B,C,D,E a F (0 až 15 dekadicky). Pěti proto, že každá HEX číslice vyjádří skupinu čtyř bitů a čtveřic je do dvaceti bitů adresy právě pět. První adresa adresového prostoru je tedy 00000 a poslední adresa FFFF. Ve skutečnosti ale 8088 neumí 1MByte adresovat tak jednoduše, protože nemá vnitřní registry o délce 20 bitů, ale jen o délce 16 bitů a to stačí na adresaci prostoru 64Kbyte. Proto se v mikroprocesoru vyrábí dvacetibitová adresa tak, že v registrech, nebo v paměti, je tak zvaná logická adresa o délce 16 bitů a scítá se v okamžiku generování adresy s obsahem segmentového registru, který má také 16 bitů. Aby vznikla dvacetibitová adresa, je obsah segmentového registru před sečtením vynásoben šestnácti. Tak vznikne dvacetibitová fyzická adresa, která se objeví na sběrnici A0 až A19. Tyto věci však zajímají spíše programátory a jsou zde uvedeny jen pro úplnost. Například videopaměť - videoram - adaptéru pro připojení barevného displeje typu CGA začíná u IBM na adrese B8000 a má kapacitu 16KByte. Může se pak říci, že začíná na segmentu B800 (jen čtyři HEX číslice) a má délku 3FFF, nebo že zabírá adresy B8000 až BBFFF. Segment B800 vynásobíme šestnácti, dostaneme B8000 a přičteme délku 3FFF a výsledek je BBFFF.

7.1. Rozdělení paměťového prostoru

Paměťový prostor počítačů typu IBM PC je poměrně pevně rozdelen a prakticky v něm není žádné volné "okno" pro uživatele. U počítačů této třídy s tak obrovským rozšířením mezi uživatele již totiž není místo pro ty, kteří by nějak chtěli porušovat standardizaci, protože by nebylo možné provozovat převzaté programy. Proto mají tyto počítače maximální kapacitu paměti RAM "jen" 640KByte z celkového prostoru 1MByte. Zbytek paměti je vyhrazen pro adaptéry (rozšiřovací desky) a pro paměti typu EPROM.

7.2. Umístění paměti a její rozsah

Paměť RAM v PC16NB je celá umístněna na základní desce. Původní počítače IBM PC měly na základní desce jen 256 KByte a dalších 384 KByte bylo na rozšiřovací desce. Tehdy byly vyráběny jen paměťové čipy 64 Kbit. Nyní se vyrábí paměťové čipy 64 Kbit a 256 Kbit. Protože v každém čipu je uložen pouze jeden bit z osmibitového byte, musí být na kapacitu 64 KByte osm čipů 64 Kbit. Na základní desce WS-16 je celkem 32 pozic pro paměti a jsou to čtyři řady po osmi. Pro plnou kapacitu je třeba osadit dvě řady čipy 64 Kbit (16 ks) a dvě řady čipy 256 Kbit (16 ks). Paritu PC16NB nemá. Paměť EPROM má u PC16NB kapacitu 8 KByte.

7.3. Dekodér adres paměti

Vlevo dole je dekodér adresy. Je realizován pamětí PROM 74S571 IO2. Do dekodéru vedou adresy A13 až A19 a dva přepínače SW9 a SW10. Přepínače umožňují, aby v paměti PROM byly zakódovány celkem čtyři tabulky, nebo chcete-li čtyři vztahy mezi adresami a výstupními signály dekodéru. Ty se pak navolí pomocí přepínačů. Paměť PROM má čtyři výstupy. Výstupní signály dekodéru adres si můžeme nazvat takto:

č. vývodu	signál	funkce
12 Q1	SEL RAM*	výběr RAM paměti
11 Q2	A	řízení dekodéru IO3
10 Q3	B	řízení dekodéru IO4
9 Q4	SEL EPROM*	výběr EPROM paměti

Přepínače SW9 a SW10 se nastavují podle osazení desky WS-16 pamětí RAM. Máme celkem čtyři řady paměti a myžeme je osadit takto:

SW9	SW10	osazení	kapacita
1	1	dvě řady čipů 64Kbit	128KByte
0	1	čtyři řady čipů 64Kbit	256KByte
1	0	dvě řady čipů 64Kbit a jedna řada čipů 256Kbit	384KByte
0	0	dvě řady čipů 64Kbit a dvě řady čipů 256Kbit	640KByte

Dekodér adresy S571 pak vydekóduje posledních 8KByte paměťového prostoru jako SEL EPROM*, a prvních 128, 256, 384, nebo 640 Kbyte paměťového prostoru jako SEL RAM*. Při dekódování RAM vydává signály A a B, které vlastně představují číslo řady pa-

mětí pro kterou se mají generovat signály RASn* a CASn*. Dekodér adresy je pomocí povolovacího vstupu CE* I002/13 blokován při nule na signálu DACK0* (neboli při DMA přenosu na kanálu nula, tj. při refreši dynamických pamětí RAM). Při refreši se signály RASn* generují jinou cestou než přes dekodér adresy S571.

7.4. Rozlišení paměťových bloků

Signály A a B, které určují jeden ze čtyř bloků paměťových čipů RAM, jdou do dalšího dekodéru 03 LS155 (dvojnásobný dekodér jedna ze čtyř). Do tohoto dekodéru jde také povolovací signál pro jeho výstupy a to SEL RAM* z I002/12 na I03/2 a 14. Teprve nula na tomto povolovacím vstupu umožní, aby byly generovány signály RASn* a CASn* aktivní v nule. Horní čtyři výstupy dekodéru 1Y0 až 1Y3 jsou ještě podmíněny jedničkou na vstupu 1C, do kterého jde součet signálů MR* a MW*. Tomuto signálu se například u mikroprocesoru Z80 říká MRQ - Memory Request - požadavek na paměť. Než půjdeme dále, musíme si vysvětlit princip řízení čtení a zápisu u dynamických paměti RAM.

7.5. Vnitřní organizace paměťových integrovaných obvodů

I když mají paměťové čipy o 64Kbit a 256Kbit větší kapacitu než některé paměti EPROM, mají pouzdro pouze se 16 vývody proti 24 nebo 28 vývodovým pouzdrům paměti EPROM. Je to tím, že v čipu dynamické paměti RAM je pouze jeden bit z osmibitového slova a pro jeden byte je pak třeba 8 čipů. Nestačilo by však ušetřit jen data. Na adresaci 256 Kbit potřebujeme 18 adresových vstupů a pro 64 Kbit 16 adresových vstupů. Odpočítáme-li u 16 výv. pouzdra 2 vývody pro napájení, 1 pro vstup dat, 1 pro výstup dat, 1 pro zápis a 2 pro řídící signály, zbývá jen 9 vývodů. Zbývá právě polovina počtu, který by byl potřeba na 18 adresových vstupů pro čip 256 Kbit. Proto se konstruktéři dynamických pamětí rozhodli (a to prozřetelně již u čipu 16 Kbit), předávat do čipu adresu nadvakrát, to znamená multiplexovat ji. V rozhraní mezi adresovou sběrnicí mikroprocesoru a dynamickou pamětí RAM musí být multiplexer adres, na jehož první vstupy označované třeba A jsou přivedeny nižší adresy A0 až A8 a na vstupy B vyšší adresy A9 až A17. Dejme tomu, že přepnutí multiplexera budeme řídit třeba signálem nazvaným MUX. Dynamickou paměť uvnitř čipu si pomyslně rozdělme na sloupce a řádky, podobně jako šachovnici. Řádka se řekne anglicky Row a sloupec Column - zkracujeme to jako R a C. Teď již máme potřebné informace k tomu, abychom si popsali řízení čtení a zápisu do paměťových čipů s multiplexovanou adresou. V prvé fázi čtení nebo zápisu je multiplexer přepnut tak, že do čipu přicházejí nižší adresy. První řídící signál paměti se nazývá RAS* (Row Address Strobe - vzorkování adresy řádku) a jeho přechodem z jedničky do nuly se do čipu zapíše spodních devět adres. Pak se chvíli musí počkat, přepne se signálem MUX (multiplexer), takže do čipu přicházejí horní adresy. Ty se zapíší do čipu přechodem signálu CAS* (Column

Address Strobe - vzorkování adresy sloupce) z jedničky na nulu. Existence obou signálů RAS* i CAS* znamená pro pamět, aby otevřela svůj třístavový výstup dat DO (Data Out) při čtení. Dáli se však před signálem CAS* signál zápisu WE*, výstupy se neotevřou a data ze vstupu DI (Data In) se zapíší do paměti. To ale ještě není všechno. Dynamické paměti jsou tak malé proto, že se informace neukládá uvnitř do klopného obvodu, ale do malého kondenzátoru, a informací je tedy náboj kondenzátoru. Jak ale víme, každý kondenzátor se dříve nebo později vybije a informace by byla ztracena. Proto se musí v čipech dynamických pamětí RAM informace periodicky obnovovat, tomuto obnovování říkáme refreš - občerstvení. Provede se aktivací signálu RAS* a pro zjednodušení po něm nemusí již následovat signál CAS*. Pro refreš stačí jen spodní polovina adresy, dokonce jen spodních osm bitů A0 až A7, takže se obnovuje po celých řádcích paměťových buněk - kondenzátorů. Z časového hlediska například platí, že za 2 ms se musí obnovit všech 256 řádek paměti. To zajišťuje v počítačích typu IBM PC řadič DMA, který každých 15 /usec. dá na sběrnici adresu, o jedničku vyšší než minule, doprovázenou signálem DACK0*, neboli signálem potvrzení kanálu DMA č.0.

7.6. Adresové přepínače

Na desce WS-16 slouží jako adresové multiplexery třístavové zesilovače LS244 I004 a I005. Najdete je na listu schematu č.4 uprostřed. Obvody jsou organizovány jako dva čtyřbitové zesilovače v jednom pouzdru. Na jednu polovinu obvodů I004 a I005 jsou přivedeny adresy A0 až A7 a na druhé polovinu adresy A8 až A15. Protože potřebujeme multiplexovat 9 adres, pomáhají obvodům LS244 ještě třístavové jednobitové zesilovače LS125, I019/6 a I019/3, které multiplexují adresy A16 a A17. Přepínání je řízeno signálem MUX I013/7 a MUX* I013/6. Adresy z výstupů multiplexerů vedou do paměťových čipů přes tlumící odpory 33 Ohm a signály se nazývají PA0 až PA8.


7.7. Obnovování obsahu paměti (refreš)

Při refreši přijdou signály DACK0*, a MR*. Signál DACK0* zablokuje adresový dekodér S571 a přes hradlo LS32 I015/8 vznikne součin negativních signálů MR* a DACK0*. Vzniklý signál, který se dá označit jako REF* projde na čtyři hradla LS08 I01, která pracují pro změnu jako součtová pro negativní signály a na všech čtyřech výstupech hradel ALS08 se objeví negativní signál RASN*. Tím se provede refreš ve všech čtyřech řadách čipů najednou. Multiplexer se při tom nepřepíná, protože v klidovém stavu, při zablokováném dekodéru adres, je I013 LS175 trvale nulován.

7.8. Časování signálů řízení paměti (RAS*, MUX, CAS*)

Časování signálů RAS*, MUX, MUX* a CAS* musí být takové, aby signály přicházely po sobě, nejprve RAS* do nuly, potom MUX do jedničky (tím také MUX* do nuly) a potom CAS* do nuly. Po určitém trvání signálů, až je operace čtení nebo zápisu skončena, mohou přejít tyto signály do klidového stavu. U signálů RAS* a CAS* a MUX jsou důležitá vzájemná zpoždění. U většiny počítačů se vytvářejí pomocí zpožďovací linky se zpožděním asi 60 ns. Na desce WS-16 je zpožďovací linka nahražena posuvným registrem LS175 IO13. Takt posunu (hodiny) je dán frekvencí OSC (14.3181 MHz) přivedenou přes zesilovač LS08 na jeho vstup CLK. Taktem je dáno i zpoždění signálů připojených na jeho výstupy, při této frekvenci je zpoždění jednoho výstupu Q proti následujícímu asi 70 ns. Nepracuje-li se s pamětí RAM, je posuvný registr LS175 nulován nulou na vstupu CLR. Teprve až přijde na CLR jednička (a to je při MR* nebo MW*), přestane být registr nulován. Je-li signál MR* nebo MW* určen paměti RAM na desce WS-16, je také aktivní RAMSEL* z výstupu č.12 PROM paměti, a na vstupu D3 IO13/12 je jednička. Není-li registr nulován a je-li na jeho vstupu D3 jednička, postupuje tato jednička z výstupu Q3 na Q2 a potom z Q2 na Q1 (nepřirozené číslování 3,2,1 je dáno návrhem plošného spoje). Protože signál, připojený na nulovací vstup a nazvaný MRQ, povoluje generování signálů RAS*, výstup Q2 generuje MUX* a Q1 povoluje generování CAS*, bude přibližně po 70-ti ns následovat jeden signál po druhém, podobně jak to ukazuje následující obrázek:

Průběh signálů pro řízení paměti.



7.9. Signál zápisu do paměti (WE*)

Signál zápisu WE* pro paměťové čipy RAM je hradlem LS08 zesílený signál WR*.

7.10. Paměť EPROM

Nahoře na listu 3 je paměť EPROM, ve které je uložen program BIOS. Paměť je ve 28 vývodové objímce. Je použita paměť Intel 2764 o kapacitě 8 KByte. Do objímky je možno zasunou i paměti větší 27128 (16 KByte) nebo 27256 (32 KByte), bylo by však nutné upravit obsah dekodéru paměti S571 IO2. Tato možnost je

vyhražena jen výrobci. Pro použití různých druhů paměti slouží propojky P3 a P4 s významem napsaným ve schematu. Zapojení paměti EPROM je jednoduché, protože je to paměť statická a nepotřebuje speciální časování signálů. Z této paměti se pouze čte. Zápis se do ní provádí na speciálním přípravku mimo počítač. Do paměti jsou přivedeny adresy a pro typ 2764 stačí 13 adres, které adresují 8KByte. Jsou to adresy A0 až A12. Z paměti vystupují data, která jsou zesílena obvodem LS245 I017. Paměť má třístavové výstupy, které se povolují signály OE* a CE*. Signál CE* (EPROMSEL*) přichází z dekodéru adresy I02 a signál OE* je spojen se signálem MR* (čtení paměti). Datové výstupy paměti EPROM jsou připojeny na periferní datovou sběrnici PDO až PD7, která je společná i pro obvody 8255A, 8259A a 8253. Signály této datové sběrnice jsou zakončeny odpory R10 až R17 připojenými na +5V.

7.11. Řízení datového oddělovače

Signál RAMSEL* z I002/12 je veden na hradlo LS11 I016/6, kde se sčítá se signálem EPROMSEL* a výsledný signál pomáhá otevírat přes hradlo I018/3 LS08 datový zesilovač, který odděluje paměti RAM a EPROM od datové sběrnice a zesiluje tak slabé výstupy pamětí.

Jak již bylo řečeno, odděluje zesilovač LS245 I017 sběrnici PDO až PD7 od datové sběrnice D0 až D7. Hradla LS32, LS11 a LS08 (vlevo nahore) řídí otevírání a směr přenosu tohoto zesilovače. Zesilovač je otevřen nulou na vstupu G když je AEN v nule (není DMA) a je P* je v nule (adresovány periferie na WS-16) a nebo je-li RAMSEL* nebo PROMSEL*. Zesilovač přenáší směrem do procesoru 8088 když je P* a IOR* (čtení z periferie) a RAMSEL* nebo EPROMSEL* a zároveň MR* (čtení z paměti RAM nebo EPROM) a také když je INTA* (čtení vektoru přerušení z obvodu 8259A).

7.12. Shrnutí popisu obvodů řízení paměti

Tím byl vyčerpán popis třetího listu schematu desky WS-16, na kterém jsou paměti RAM a EPROM, a proto si funkci jednotlivých obvodů zopakujeme:

- paměť PROM S571 dekóduje adresy ze sběrnice a spodních 128 až 640 KByte adres dekóduje jako RAM a horních 8 KByte jako EPROM s programem BIOS.
- registr LS175 je zapojen jako posuvný a vyrábí potřebná zpoždění mezi signály RAS*, MUX a CAS*
- dekodér LS155 rozděluje signály RAS* a CAS* na jednu ze čtyř řad paměťových čipů

- hradla LS08 IO1 umožňují generovat zvlášt signály RAS* pro jednotlivé řady pamětí při čtení a zápisu, nebo generovat RAS* současně pro všechny čtyři řady čipů při obnovování.
- zesilovače LS244 tvoří společně s hradlem LS125 devítibitový multiplexer adresových signálů pro paměti RAM
- hradla LS32, LS11 a LS08 vyrábí řídící signály datového zesilovače LS245
- řídící a adresové signály pro paměti RAM jsou tlumeny seriovými odpory 33 Ohm. Sběrnice PDO až PD7 je zakončena odpory 10K na +5V.
- přepínače SW9 a SW10 se nastavují podle osazení desky WS-16 různými typy a počtem paměťových čipů. Po plném osazení 640 KByte paměti nemají již tyto přepínače význam a jsou oba v poloze 0.

8. Popis 152-00401-4 / list 4 - paměti RWM.

Na tomto listu je zapojení 32 paměťových čipů RAM. Protože označení RAM není zcela přesné (dnes se uvažuje dokonce o jeho změně), nazýváme zde tento list RWM (Read/Write Memory) místo obvyklého RAM (Random-Accses Memory - paměť s náhodným přístupem). Ani RWM není zcela vyčerpávající, protože paměť EPROM je také paměť s náhodným přístupem. O všech signálech, které do paměti vedou, již bylo hovořeno, a proto má tento list význam pro opravy desky, protože zde je přiřazení paměťových čipů k jednotlivým bitům dat D0 až D7.

9. Popis 152-00401-4 / list 5 - konektory.

Na tomto listu je popis zapojení všech konektorů na desce WS-16. Konektor X9 je dvacetipólový konektor pro přivedení napájecích napětí ze zdroje. Ze zdroje také může vést signál pro RESET, signál RTL*. U WS-16 vede tento signál z tlačítka RESET přes konektor X10/19 a 20 a odporník 100 Ohm R73. Ze zdroje jsou přivedena napětí +5V, +12V a -12V. Napětí -5V se vyrábí z napětí -12V přímo na desce WS-16 pomocí stabilizátoru 7905. Konektor X10 je konektor pro spojení s předním panelem. Vedou přes něj signály klávesnice, reproduktoru a tlačítka RESET.

9.1. Zapojení konektorů X2 až X8

Zapojení konektorů sběrnice X2 až X8 je stejné, pouze X8 používá signál na kontaktu B8 pro diagnostiku. Zapojení těchto konektorů sběrnice je shodné se sběrnicí všech počítačů typu IBM PC-XT. Jednotlivé signály mají tuto funkci:

D0 až D7 - Datové obousměrné signály. Obvykle na každé desce zasilované zasilovačem LS245. Po těchto signálech se přenáší data:

z portu do paměti při DMA čtení
z paměti do portu při DMA zápisu
z paměti do procesoru při MR*
z procesoru do paměti při MW*
z portu do procesoru při IOR*
z procesoru do portu při IOW
z řadiče přerušení při čtení vektoru při INTA*

A0 až A19 - Adresové signály pro paměť a z toho A0 až A9 i pro porty. Adresu generuje procesor 8088 a při DMA přenosu řadič DMA 8237A-5. Není-li osazena deska DMA, pak obnovovací adresu na A0 až A7 generuje deska REF, nahrazující řadič přerušení. Kdo generuje adresu se pozná podle signálu AEN, který je při DMA v jedničce.

RDY - Signál, který je normálně v jedničce. Chce-li paměť nebo port pozdržet operaci čtení nebo zápisu, dá RDY do nuly na dobu než si připraví nebo převezme data. RDY by nemělo být v nule dlouho, max asi 10 /usec. protože každých 15 /usec. se musí provést DMA refresher. Kromě toho RDY v nulce vždy zdržuje práci procesoru. Nula na tomto signálu je určena jen pro synchronizaci paměti a nebo portu s procesorem. Signál je obvykle generován hradlem s otevřeným kolektorem (7406, 7407, 7438), nebo třístavovým vysílačem LS125. Signál může být generován jen tou pamětí nebo portem, který je v daném okamžiku vybrán adresou a řídícím signálem (IOR*, IOW*, MR* nebo MW*).

AEN - Signál, oznamující jedničkou, že pánum sběrnice je řadič DMA. Tímto signálem musí být blokovány všechny adresové dekodéry portů tak, aby je-li AEN=1, nemohl být vybrán žádný port. Porty se při DMA vybírají signály DACKn*

RES - Signál RESET generovaný po stlačení tlačítka Reset a nebo po zapnutí napájení. Aktivní úroveň je jedničková. Signál je určen pro počáteční nulování obvodů na rozšiřovacích deskách.

IRQn (n= 2 až 7) - Šest signálů žádosti o přerušení. Signály jsou aktivní v jedničce. Desky zasunuté do sběrnice generují tyto signály třístavovými vysílači LS125, jejichž výstupy jsou ale povoleny signálem povolení přerušení, který bývá vyroben na každé desce z bitu některého výstupního portu. Tím je umožněno aby program zakázal přerušení od jedné desky a povolil přerušení od jiné desky připojené na stejnou úroveň přerušení.

DRQn (n= 1,2,3) - Tři žádosti o DMA na kanálech 1 až 3.

Aktivní úroveň je kladná a podobně jako u žádostí o přerušení bývají vysílače žádostí o DMA třístavové (LS125) a jsou uvolňovány opět programově.

DACKn* (n=1,2,3) - Signály potvrzení žádosti o DMA. Signály jsou aktivní v nule a vysílá je řadič DMA 8237A-5. Tyto signály pak mohou sloužit jako výběry portů při DMA přenosu.

DACK0* - Signál potvrzení žádosti o DMA na kanálu 0. Vysílá jej řadič DMA, nebo deska REF. Vyjímečný proti ostatním DACKn* je tím, že kanál 0 je trvale vyhrazen pro DMA refreš dynamických pamětí RAM. Tento signál by bylo možno nazvat REF*.

MW* - Signál zápis do paměti, obvykle široký 420 ns, není-li prodloužen stavem, kdy není RDY. Signál je aktivní v nule.

MR* - Signál čtení z paměti. Aktivní úroveň nula. O délce platí totéž co pro MW*.

IOW* - Signál zápisu do portu. Obvykle široký 630 ns, protože procesor vkládá jeden čekací cykl automaticky. Aktivní úroveň je nula. Při měření pozor, protože každých 15 μusec. probíhá refreš a při ní je nevýznamný IOW* široký jen 420 ns.

IOR* - Signál čtení z portu. Šířka a aktivní úroveň je stejná jako u IOW*.

CLK - Hodinový signál o frekvenci hodin procesoru 4,77 MHz.

OSC - Hodinový signál o frekvenci 14.3181 MHz.

TC - (Terminal Count) Impulz, který vydá řadič DMA při signálu DACKn* (impulz končící DMA přenos). Některé porty, jako řadič pružných disků NEC765A (Intel 8272, CM609) podle něho poznají, že mají ukončit vykonávání příkazu. Tento signál se na deskách ještě hradluje s příslušným signálem DACKn*. Aktivní úroveň jednička.

ALE - Address Latch Enable, synchronizační signál vydávaný procesorem na začátku každého cyklu sběrnice. Aktivní úroveň jednička. Obvykle se na nic nevyužívá.

GND, +5V, +12V a -12V - Země a napájení.

Poznámka: Kontakt A1 je použit u IBM sběrnice pro hlášení chyby parity z rozšiřovacích desek RAM. Počítač PC16NB má všechnu paměť na desce WS-16 a paritu nepoužívá. Proto je tento kontektor volný.

9.2. Odlišnosti v zapojení konektoru X1

Konektor X1 je první konektor sběrnice počítáno zprava. Je zapojen odlišně, protože do něho patří deska DMA nebo REF, které nejsou standardními deskami počítačů IBM a umožňují rozšířit počítač PC16NB o obvody řadiče DMA 8237A-5 až tehdy, je-li to nezbytně třeba. Na tento konektor vedou všechny signály sběrnice, pouze některá napájecí napětí jsou nahražena signály DMA. Odlišné signály jsou tyto:

DRQ0	X1/B5	Požadavek na DMA kanál 0, neboli na refresher dynamických pamětí RAM.
HOLD*	X1/B7	Požadavek na DMA neboli na předání sběrnice řadiče DMA.
CS670*	X1/8	Výběr registrů pro rozšíření adresy DMA na plných 20 bitů (z šestnácti).
CS37*	X1/9	Výběr obvodu 8237A-5.

10. Popis 152-00403-4 - konektory a přepínače.

Na tomto listu jsou přehledně vyznačeny funkce jednotlivých přepínačů na desce WS-16 a zapojení konektorů desky. Také je zde vyznačeno nové přepnutí přepínačů SW9, SW10 a SW3 a SW4 při rozšíření paměti. O přepínačích i konektorech jsme již hovořili při popisu jednotlivých obvodů. Tento list je určen pro uživatele a doporučujeme ho okopírovat a vyvésit na dobré viditelné místo. Ušetří to mnoho času při hledání funkce přepínačů a zapojení konektorů sběrnice.